Oberon System for RISC-V
github.com原文 ↗
这个分支用 OP2 编译器的 RV32 后端,把 Project Oberon 从 Oberon-07/RISC-5 迁到 Oberon 90 与 RISC-V。由 rv32emu 派生的 VM 重建 Wirth 机器及外设,并一比一复现内存映射,因此 Kernel、Display、Input 等上层模块无需随硬件模型改写;当前目标仍是仿真,后续计划落到 Olimex ESP32-P4。C99 与 SDL2 实现已在 Debian Bookworm 验证,也能面向 Windows 构建,展示了“替换 ISA、保持系统结构”的清晰移植边界。
–浏览
评论 · Comments